

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-99203

(43) 公開日 平成7年(1995)4月11日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

F I

技術表示箇所

H 0 1 L 21/3213

H 0 1 L 21/ 88

C

審査請求 未請求 請求項の数 1 O L (全 3 頁)

(21) 出願番号 特願平5-240207

(22) 出願日 平成5年(1993)9月28日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 本戸 高志

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74) 代理人 弁理士 井桁 貞一




(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【目的】 半導体装置の製造方法に関し、配線膜のパターニングの際に配線間のエッチ残をなくする。

【構成】 基板上に被着された絶縁膜 1 上に、配線パターンの周囲に沿った溝状の段差 3 を形成する工程と、該絶縁膜上に配線膜 4 を被着する工程と、該配線膜を該配線パターンに従ってパターニングする工程とを有する。

本発明の原理説明図



1

## 【特許請求の範囲】

【請求項1】 基板上に被着された絶縁膜(1)上に、配線パターンの周囲に沿った溝状の段差(3)を形成する工程と、該絶縁膜上に配線膜(4)を被着する工程と、該配線膜を該配線パターンに従って該段差に囲まれた領域上にパターニングする工程とを有することを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は半導体装置の製造方法に係り、特に、配線膜のパターニング方法に関する。

【0002】

【従来の技術】半導体装置の配線工程は、基板上に被着された絶縁膜上に、配線膜として、例えばアルミニウム(Al)系の金属膜をスパッタや蒸着により被着し、通常のリソグラフィを用いてパターニングして配線を形成する。

【0003】パターニングの際のエッチングは、ウェットエッチングではエッチャントとして塩酸等を用い、ドライエッチングでは塩素系のガスおよびフッ素系のガスを用いて行う。

【0004】

【発明が解決しようとする課題】従来、配線膜をエッチングしてパターンを形成する際に、近接した配線間が完全にエッチング除去されずに、配線膜がエッチ残として残り、配線間のショートを引き起こしていた(図3参照)。

【0005】図3は従来例の欠点を説明する平面図である。図において、配線膜4が近接する箇所に上記のエッチ残4Rが発生しやすい。本発明は配線膜のパターニングの際に、配線間のエッチ残をなくすることを目的とする。

【0006】

【課題を解決するための手段】上記課題の解決は(図1参照)、基板上に被着された絶縁膜1上に、配線パターンの周囲に沿った溝状の段差3を形成する工程と、該絶縁膜上に配線膜4を被着する工程と、該配線膜を該配線パターンに従って該段差に囲まれた領域上にパターニングする工程とを有する半導体装置の製造方法により達成される。

【0007】

【作用】本発明では、エッチ残による不良を抑えるため、配線パターンに沿って配線下の絶縁膜に溝状の段差を設け、その上に配線膜を被着すると段差部において被覆が悪くなり、配線膜のエッチングの際にエッチング不足になったとしても、被覆の悪い段差部分は配線膜の膜厚が薄いため、十分にエッチングされ完全に除去される。

【0008】図1(A)～(C)は本発明の原理説明図である。図1(A)において、基板上に被着された絶縁膜1上

2

に、配線パターンの周囲に沿った溝状の段差3を形成する。

【0009】図1(B)において、絶縁膜1上に配線膜4を被着する。図1(C)において、通常のリソグラフィを用いて配線膜4をパターニングすると、配線4の両側の配線膜は段差の存在によりこの部分の膜厚が薄くなっているため、完全に除去されエッチ残を発生しない。

【0010】

【実施例】図2(A)～(E)は本発明の実施例を説明する断面図である。図2(A)において、基板上に被着された絶縁膜1上に、気相成長(CVD)法により厚さ1000Å程度の窒化シリコン( $\text{Si}_3\text{N}_4$ )膜2を成長し、リソグラフィを用いて、配線パターンより太めになるようにパターニングする。

【0011】図2(B)において、フッ酸等を用い、 $\text{Si}_3\text{N}_4$ 膜2をマスクにして絶縁膜1をエッチングして配線パターンの周囲に沿った溝状の段差3を形成する。段差の深さは、例えば、500Å程度にエッチングする。

【0012】図2(C)において、燐酸等を用いて $\text{Si}_3\text{N}_4$ 膜2をエッチング除去する。図2(D)において、スパッタ等により、絶縁膜1上に厚さ10000ÅのAl系の配線膜4を被着する。

【0013】図2(E)において、通常のリソグラフィを用いて配線膜4をパターニングすると、配線4の両側のAlは段差の存在により完全に除去され、エッチ残を発生しない。パターニングのエッチング条件は、例えば次の通りである。

【0014】ここでは、Alの微細パターンをウェットエッチングで形成する場合について述べる。まずレジストパターンをベークしてレジストのプレアッシングとHCl系エッチャントを用いたスピネッチングを複数回繰り返す。さらにプレアッシング後、基板を希薄なフッ酸処理を行い水洗乾燥する。次いで、レジストを剥離した後、希薄なフッ酸処理を行い水洗乾燥する。

【0015】本発明ではフォトリソグラフィ工程が増え、また段差と配線間の合わせ余裕が要するためデバイスの集積度の点で不利であるが、パターニングが完全化されるため、従来膨大な工数を必要としたパターンの検査工数が大幅に簡易化され、高集積に伴う最も重要な因子であるデバイスの信頼性向上が期待できる。

【0016】

【発明の効果】本発明によれば、配線膜のパターニングの際に、配線間のエッチ残を抑制し、配線間のショートを防止することができた。また、これにともない、エッチング後のパターン検査も簡略化できるようになった。

【図面の簡単な説明】

【図1】 本発明の原理説明図

【図2】 本発明の実施例を説明する断面図


【図3】 従来例の欠点を説明する平面図

【符号の説明】

- 3  
1 基板上に被着された絶縁膜  
2  $\text{Si}_3\text{N}_4$  膜

【図 1】


本発明の原理説明図



- 4  
3 配線パターンの周囲に沿った溝状の段差  
4 配線膜

【図 2】

本発明の実施例を説明する断面図



【図 3】

従来例の欠点を説明する平面図

